센서 IP 코어

Sony Pregius Sub-LVDS 및 MIPI CSI-2 이미지 센서를 위한 IP 코어

At a glance
  • 이미지 센서 데이터 역직렬화 및 디코딩
  • 센서 구성을 위한 소프트웨어 라이브러리
  • Compatible with AMD FPGAs
  • 빠른 개발을 위해 레퍼런스 디자인과 함께 제공됨
 
IMX Pregius IP Core

Sony Pregius Sub-LVDS 이미지 센서를 위한 IP 코어

 
MIPI CSI-2 Receiver IP Core

MIPI CSI-2 이미저를 위한 IP 코어

Sensor to Image 제품
Sensor to Image 제품


시장 출시 시간 단축

머신 비전 카메라 공급업체는 전송 레이어 IP 코어로 시장 출시 시간을 단축하고 Sensor to Image를 통해 기술 및 표준 발전을 모두 이룹니다.
카메라에서 호스트로 이미지를 스트리밍하기 위해 몇 가지 최신 표준의 비전 전송 레이어가 있습니다. 그러나 가장 강력한 것(GigE Vision, USB3, CoaXPress, ...)은 복잡하고 개선되는 것처럼 보일 수 있습니다. 수개월에 걸친 개발 작업을 압축하는 Sensor to Image의 IP 코어를 사용하면 머신 비전 회사는 이러한 표준을 준수하면서 FPGA 기반 제품을 만들어 개발 시간을 최소화하면서 약간의 설치 공간에서 최고의 성능을 제공할 수 있습니다.


IMX Pregius IP 코어 설명

Sony의 IMX Pregius는 광범위하게 사용되는 일련의 고품질 CMOS 이미지 센서입니다. S2I의 IMX Pregius IP 코어는 이러한 센서를 지원하며, 센서의 데이터를 읽고 센서를 제어할 수 있습니다. 이것은 S2I의 MVDK 및 표준 FPGA 평가 키트와 호환되는 FMC 모듈과 함께 레퍼런스 디자인으로 제공됩니다. 이들은 함께 카메라를 디자인하는 쉬운 방법을 제공합니다.


MIPI CSI-2 IP 코어 설명

MIPI CSI-2 is one of the most widely used camera sensor interfaces. Many applications require the connection to an FPGA for advanced image pre-processing and further transfer to a host system. Sensor to Image’s MIPI CSI-2 Receiver IP core provides a solution for decoding video streams from CSI-2 sensors in a AMD FPGA. It uses a companion IP core, provided by AMD, implementing the MIPI D-PHY physical interface. The D-PHY receiver is connected to the CSI-2 sensor using the PHY-Protocol Interface (PPI). 개발 시간을 단축하기 위해, MIPI CSI-2 수신기 IP 코어는 Sensor to Image의 MVDK 및 IMX274 MIPI FMC 모듈을 포함하는 작업 레퍼런스 디자인과 함께 제공됩니다.


목록에서 선택한 제품 비교
제품 간 차이는 파란색으로 표시되어 있습니다.
 
제품 선택
제품 선택