IMX Pregius IP Core

IMX 센서 자체는 코어의 타이밍 및 트리거 생성기를 사용하여 자유 실행 모드 또는 슬레이브 모드에서 사용될 수 있습니다. SPI 기반 컨트롤 인터페이스는 올바른 구성 타이밍을 따라 센서 구성을 가능하게 합니다.

Sony의 IMX Pregius는 광범위하게 사용되는 일련의 고품질 CMOS 이미지 센서입니다. S2I의 IMX Pregius IP 코어는 이러한 센서를 지원하며, 센서의 데이터를 읽고 센서를 제어할 수 있습니다. 이것은 S2I의 MVDK 및 표준 FPGA 평가 키트와 호환되는 FMC 모듈과 함께 레퍼런스 디자인으로 제공됩니다. 이들은 함께 카메라를 디자인하는 쉬운 방법을 제공합니다.

IP 코어의 기능성은 컴파일 단계에서 매개변수를 통해 구성되거나, 런타임에 AXI-Lite 인터페이스를 사용하여 컨트롤 레지스터에 의해 구성됩니다. C 소프트웨어 라이브러리는 센서와 IP 코어를 구성합니다.

The SubLVDS Receiver and Deserializer block is connected to the sensor’s output pins and uses the FPGA IO cells to deserialize the image stream. This block is highly FPGA dependent and currently limited to AMD FPGAs. The parallel video stream can be cropped and is presented in a Camera Link-like format for further processing.

IP 코어는 센서와 표준 FPGA 평가 보드 간의 인터페이스를 형성하는 FMC(FPGA 메자닌 카드)를 포함하여 전체 레퍼런스 디자인과 함께 제공됩니다. FMC 모듈은 FMC-LPC 규격이며 IMX CMOS 센서가 요구하는 모든 전력 및 수준 적용을 수행합니다.