IMX Pregius IP Core

Sony Pregius Sub-LVDSイメージセンサー用IPコア

概要
  • センサー画像出力のSub-LVDS読み出しとその復号ブロック
  • SPIベースのセンサー操作設定モジュール
  • センサー操作設定ソフトウェアライブラリ
  • フリーランニングまたはトリガ読み出しモード対応



比較 販売店


Sensor to Image製品
Sensor to Image製品


アーキテクチャ
アーキテクチャ


SubLVDSレシーバとデシリアライザ

SubLVDSレシーバとデシリアライザブロックはセンサーの出力ピンと接続し、FPGA IOセルを使用してイメージストリームをパラレルデータ化します。このブロックはFPGAに大きく依存しており、現在はAMD FPGAに限定されています。パラレルビデオストリームはクロッピングすることができ、さらなる処理のためにカメラリンクのようなフォーマットで供給されます。


IMX Pregius IPコアの説明

Sony製のIMX Pregiusは、広く使用されている高品質CMOSイメージセンサーのシリーズです。S2IのIMX Pregius IPコアはこれらのセンサーをサポートしており、データの読み取りや制御を行えます。S2IのMVDKおよび標準FPGA評価キットと互換性のあるFMCモジュールとともに、合意された共通のデリバリプラットフォームで実行されるフル機能のリファレンスデザインとして提供されます。これを使うことにより、カメラを簡単に設計することが可能です。


トリガジェネレータ

IMXセンサは、フリーランニングモードまたはスレーブモードがあり、どちらもIPコアのタイミングおよびトリガジェネレータを使用して駆動できます。SPIベースのセンサ制御インタフェースは、要求タイミングに対応しセンサの操作を可能にしています。


制御レジスタ

IPコアの機能は、コンパイル時のパラメータ、または実行時にAXI-Liteインタフェースを使用する制御レジスタによってコントロールします。Cソフトウェアライブラリは、センサとIPコアをコントロールします。


IMX Pregiusインターフェイスボードを装備したMVDK
IMX Pregiusインターフェイスボードを装備したMVDK


供給されたリファレンスデザイン

IPコアには、センサと標準FPGA評価ボードとの間のインタフェースを形成するFMC(FPGAメザニンカード)を含む、GigE Visionインターフェイスを備えたレファレンスデザインを提供します。FMCモジュールはFMC-LPCに準拠しており、IMX CMOSセンサーが必要とするすべての電力と電位の調整を行います。 ライセンスモデルによっては、IPコアは暗号化されたVHDLまたはVHDLソースコードとして提供される場合があります。センサーを構成するためのソフトウェアライブラリも含まれます。


IMX Pregiusリソースの使用
IMX Pregiusリソースの使用