Vision-Standard IP-Cores

GigE Vision, USB3 Vision, CoaXPress

At a glance
  • Kompatibel mit der Xilinx 7-Serie (und neuer) und Intel/Altera Cyclone V-Geräten (und neuer)
  • Kompakt, anpassbar
  • Funktionierendes Referenzdesign ist im Lieferumfang enthalten
 
GigE Vision IP Core

GigE Vision-IP-Core für FPGA
 
USB3 Vision IP Core

USB3 Vision-IP-Core für FPGA
 
CoaXPress IP Core

CoaXPress-IP-Core für FPGA
 
CoaXPress-over-Fiber Bridge IP Core

CoaXPress-over-Fiber Bridge-IP-Core für FPGA
Ein Produkt von Sensor to Image
Ein Produkt von Sensor to Image

Videoerfassungsmodul

Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testmustergenerator. Dieses Modul wird als VHDL-Quellcode geliefert und muss durch eine Sensorschnittstelle sowie Pixelverarbeitungslogik im Kameradesign ersetzt werden.

Kürzere Markteinführungszeit

Anbieter von Machine-Vision-Kameras reduzieren die Markteinführungszeit mit Transportschicht-IP-Cores und verlassen sich auf Sensor to Image, um mit Fortschritten in Technologie und bei Standards Schritt zu halten.
To stream images from the camera to the host, several modern standards of vision transport layers exist. The most powerful ones (GigE Vision, USB3, CoaXPress, ...) may however appear complex and evolving. Compressing months of development work, Sensor to Image’s IP Cores enable machine vision companies to build FPGA-based products following these standards, delivering the highest possible performance in a small footprint while minimizing development time.

Funktionierendes Referenzdesign

S2I liefert seine Vision-Standard IP-Core-Lösung als funktionierendes Referenzdesign zusammen mit FPGA-IP-Cores. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.

FPGA-integrierte CPU

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM) wird für mehrere zeitunkritische Steuerungs- und Konfigurationsaufgaben in den Vision-Standard IP-Cores verwendet. Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.

Top-Level-Design

Die erste Komponente des IP-Cores ist das Top-Level-Design. Dies ist eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, GigE Vision, USB3 Vision oder CXP Vision PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.

MVDK (Machine Vision Development Kit)

Das MVDK-Entwicklungskit von Sensor to Image ist ein flexibles Evaluierungstool für Machine-Vision-Anwendungen.

  • Unterstützung für CoaXPress-Host- und Device-Referenzdesigns
  • Unterstützung für GigE Vision-Host- und Device-Referenzdesigns
  • Unterstützung für USB3 Vision-Devicedesigns
  • Unterstützung für IMX-Imager-Schnittstellendesigns von Sony
  • Unterstützung für verschiedene FPGA-Module von Enclustra mit Intel- und Xilinx-FPGAs

Vergleichen Sie Produkte, indem Sie diese in den Spalten auswählen.
Die Unterschiede zwischen den Produkten sind blau hervorgehoben.
 
Produkt auswählen
Produkt auswählen