Vision-Standard IP-Cores

Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testmustergenerator. Dieses Modul wird als VHDL-Quellcode geliefert und muss durch eine Sensorschnittstelle sowie Pixelverarbeitungslogik im Kameradesign ersetzt werden.

S2I liefert seine Vision-Standard IP-Core-Lösung als funktionierendes Referenzdesign zusammen mit FPGA-IP-Cores. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM) wird für mehrere zeitunkritische Steuerungs- und Konfigurationsaufgaben in den Vision-Standard IP-Cores verwendet. Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.

The first component of the IP Core is the Top Level Design. It is an interface between external hardware (imager, sensors, GigE Vision, USB3 Vision or CXP Vision PHY) and FPGA internal data processing. We deliver this module as VHDL source code that can be adapted to custom hardware.

Das MVDK-Entwicklungskit von Sensor to Image ist ein flexibles Evaluierungstool für Machine-Vision-Anwendungen.

• Unterstützung für CoaXPress-Host- und Device-Referenzdesigns
• Unterstützung für GigE Vision-Host- und Device-Referenzdesigns
• Unterstützung für USB3 Vision-Devicedesigns
• Unterstützung für IMX-Imager-Schnittstellendesigns von Sony
• Unterstützung für verschiedene FPGA-Module von Enclustra mit Intel- und Xilinx-FPGAs