1. Startseite
  2. Produkte
  3. IP-Cores
  4. Vision-Standard IP-Cores
  5. CoaXPress Host IP Core
Vision-Standard IP-Cores

CoaXPress Host IP Core

CoaXPress Host IP Core für FPGA

Kompatibel mit der AMD 7-Serie (und neuer)
Kompatibel mit Altera Cyclone 10-Devices (und neuer)
Kompakt
Anpassbar
Unterstützt Geschwindigkeiten von 1 Gbit/s bis 100 Gbit/s
Lieferung als funktionierendes Referenzdesign
Datenblatt
Händler
CoaXPress Host IP Core
Euresys

© EURESYS S.A. - Subject to change without notice

8/14/2024

Datasheet

CoaXPress Host IP Core

CoaXPress Host IP Core für FPGA


  • Kompatibel mit der AMD 7-Serie (und neuer)
  • Kompatibel mit Altera Cyclone 10-Devices (und neuer)
  • Kompakt
  • Anpassbar
  • Unterstützt Geschwindigkeiten von 1 Gbit/s bis 100 Gbit/s
  • Lieferung als funktionierendes Referenzdesign

Main benefits

Other benefits

Offices

  • Europa, Nahost und Afrika

    Euresys SA

    Contact support : [email protected]


    Sensor to Image GMBH

    Contact support : [email protected]


  • China

    Euresys Shanghai Liaison Office

    Contact support : [email protected]


    Euresys Shenzhen Liaison Office

    Contact support : [email protected]


  • Japan

    Euresys Japan K.K.

    Contact support : Support [email protected]


  • Südkorea

    Euresys South Korea Liaison Office

    Contact support : [email protected]


  • Asien (andere Länder)

    Euresys Pte. Ltd.

    Contact support : [email protected]


  • Nord-, Mittel- und Südamerika

    Euresys Inc.

    Contact support : [email protected]


CoaXPress Host IP Core

Architektur

Beschreibung vom CoaXPress Host IP-Core

CoaXPress (CXP) ist ein Standard-Kommunikationsprotokoll für Vision-Anwendungen auf Basis der weit verbreiteten Koaxialkabel. Er dient als einfache Schnittstelle zwischen Kameras und Framegrabbern oder eingebetteten Prozessoren und unterstützt den Softwarestandard GenICam. Sensor to Image bietet eine Reihe von IP-Cores und ein Entwicklungsframework für die Entwicklung von FPGA-basierten Empfängern mit CoaXPress-Schnittstelle. Aufgrund der Geschwindigkeit von CXP benötigen Empfänger eine schnelle FPGA-basierte Implementierung des integrierten CXP-Core unter Verwendung von integrierten Transceivern. Der CXP-Host-Core ist mit AMD-Bauteilen und Altera-Devices kompatibel.

Main benefits

Other benefits

Ressourcennutzung herunterladen

CoaXPress Host IP Core

Anzeigen

Kontakt zu unseren Experten

Wir bieten Lösungen und Beratung für alle Industriezweige

Kontakt

Kontakt zu unseren Experten

Wir bieten Lösungen und Beratung für alle Industriezweige

Kontakt

Informieren Sie sich über unsere neuesten Produkte und Updates

Euresys logoEuresys logo
Händler
Kontakt
Produkte
  • Framegrabber
  • Bildverarbeitungs­software
  • IP-Cores
Support
  • Downloadbereich
  • CAM-Dateien
  • Online-Dokumentation
  • „My Euresys“-Portal
Tkh Logo
Euresys© – Alle Rechte vorbehalten
  • Startseite
  • Legal
  • Terms and conditions
  • Disclaimer
  • Privacy policy