CoaXPress IP Core

用于 FPGA 的 CoaXPress IP 核

特性一览
  • 兼容AMD 7系列(及更高版本)和Intel Cyclone V器件(及更高版本)
  • 与Microchip PolarFire初步兼容
  • 紧凑、可定制
  • 支持从 1 Gb/s 到 40 Gb/s 以上的速度
  • 提供工作参考设计



比较 购买地点


Sensor to image产品
Sensor to image产品


顶层设计

IP 核的第一个组件是顶层设计。它是外部硬件(成像器、传感器、CXP PHY)和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码,可以针对自定义硬件进行改编。


CoaXPress 控制接口

CXP 控制接口从 CXP 控制通道收发所有数据,从 CXP PHY 发送/接收数据,并根据 CXP 规范实现控制通道。


用于 CoaXPress 的 MVDK 机器视觉开发套件
用于 CoaXPress 的 MVDK 机器视觉开发套件

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。它支持 CoaXPress 主机和设备参考设计,面向基于 Intel 和 AMD FPGA 的各种 Enclustra FPGA 模块。


CoaXPress IP 核描述

CoaXPress (CXP)是一种基于广泛使用的同轴电缆的标准视觉应用通信协议。它可以轻松实现相机和采集卡的交互,并支持GenICam软件标准。Sensor to Image提供一套IP核和开发框架,用于构建使用CoaXPress接口的FPGA发送器。鉴于CXP的速度,发送器需要利用嵌入式收发器快速实现基于FPGA的CXP核。CXP核兼容AMD 7器件(及更高版本)、Intel Cyclone 10器件(及更高版本)和Microchip PolarFire系列。


视频采集模块

参考设计的视频采集模块可模拟具有测试模式生成器的相机。此模块以VHDL源代码形式提供,必须替代为最终相机设计中的传感器接口和像素处理逻辑。


FPGA 集成 CPU

FPGA 集成 CPU(MicroBlaze、NIOS、ARM)用于 CXP 接收器或发送器核上的一些非时间关键型控制和配置任务。该软件采用 C 语言编写,用户可自行扩展


工作参考设计

S2I CXP FPGA 解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间,并能以较小的尺寸实现一流的性能,同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑,可在 FPGA 中为您的应用留出足够的空间。


CoaXPress 流接口

CXP 流接口接收从视频传感器输出到 CXP PHY 的所有数据。根据 CXP 规范,它在流通道上达到全速。


自定义配置

有些部分的设计仅以二进制文件形式提供(例如CXP控制协议库),有些部分则以源代码形式提供。设计框架附带所有必要的设计文件和内核、Vivado或Quartus项目文件。它配置为 CXP 相机系统,搭载可配置的测试模式发生器。该系统作为现成评估板的参考设计交付。参考设计使用AMD或Intel开发工具(不在交付范围内)。