CoaXPress IP Core

用于 FPGA 的 CoaXPress IP 核

特性一览
  • 兼容 Xilinx 7 系列(以及更高版本)和英特尔/Altera Cyclone V 设备(以及更高版本)
  • 紧凑、可定制
  • 支持从 1 Gb/s 到 40 Gb/s 以上的速度
  • 提供工作参考设计



比较 购买地点


Sensor to image产品
Sensor to image产品


顶层设计

IP 核的第一个组件是顶层设计。它是外部硬件(成像器、传感器、CXP PHY)和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码,可以针对自定义硬件进行改编。


CoaXPress 控制接口

CXP 控制接口从 CXP 控制通道收发所有数据,从 CXP PHY 发送/接收数据,并根据 CXP 规范实现控制通道。


用于 CoaXPress 的 MVDK 机器视觉开发套件
用于 CoaXPress 的 MVDK 机器视觉开发套件

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。它支持 CoaXPress 主机和设备参考设计,面向基于英特尔和 Xilinx FPGA 的各种 Enclustra FPGA 模块。


CoaXPress IP 核描述

CoaXPress 是一种基于广泛使用的同轴电缆的标准视觉应用通信协议。它可以轻松实现相机和图像采集卡之间的交互,支持 GenICam 软件标准。Sensor to Image 提供一套 IP 核和开发框架,用于构建使用 CoaXPress 接口的 FPGA 产品。鉴于 CXP 的速度,发送器和接收器需要基于 FPGA 快速实现 CXP 核,最好采用嵌入式收发器。CXP 核兼容 Xilinx 7 系列(以及更高版本)和英特尔/Altera Cyclone V 设备(以及更高版本)。


视频采集模块

参考设计的视频采集模块可模拟具有测试图案生成器的相机。此模块以 VHDL 源代码形式提供,须由相机设计中的传感器接口和像素处理逻辑代替。


FPGA 集成 CPU

FPGA 集成 CPU(MicroBlaze、NIOS、ARM)用于 CXP 接收器或发送器核上的一些非时间关键型控制和配置任务。该软件采用 C 语言编写,用户可自行扩展


工作参考设计

S2I CXP FPGA 解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间,并能以较小的尺寸实现一流的性能,同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑,可在 FPGA 中为您的应用留出足够的空间。


CoaXPress 流接口

CXP 流接口接收从视频传感器输出到 CXP PHY 的所有数据。根据 CXP 规范,它在流通道上达到全速。


自定义配置

一部分设计仅以编译文件提供(例如 CXP 控制协议库),而其他部分以源代码形式提供。设计框架附带所有必要的设计文件和内核、Vivado 或 Quartus 项目文件。它可配置为带选用 CMOS 成像器的 CXP 相机系统,或者作为嵌入式 CXP 主机(接收器)。此系统可作为参考设计和评估板使用。参考设计使用 Xilinx 或英特尔/Altera 开发工具(不在交付范围内)。