视觉标准IP核

GigE Vision、USB3 Vision、CoaXPress

At a glance
  • 兼容 Xilinx 7 系列（以及更高版本）和英特尔/Altera Cyclone V 设备（以及更高版本）
  • 紧凑、可定制
  • 提供工作参考设计
 
GigE Vision IP Core

用于 FPGA 的 GigE Vision IP 核
 
USB3 Vision IP Core

用于 FPGA 的 USB3 Vision IP 核
 
CoaXPress IP Core

用于 FPGA 的 CoaXPress IP 核
 
CoaXPress-over-Fiber Bridge IP Core

用于 FPGA 的 CoaXPress-over-Fiber 桥接 IP 核
Sensor to image产品
Sensor to image产品

视频采集模块

参考设计的视频采集模块可模拟具有测试图案生成器的相机。此模块以 VHDL 源代码形式提供，须由相机设计中的传感器接口和像素处理逻辑代替。

加快上市速度

机器视觉相机供应商利用传输层IP核缩短产品上市时间，并依靠Sensor to Image紧跟不断演进的技术和标准。
To stream images from the camera to the host, several modern standards of vision transport layers exist. The most powerful ones (GigE Vision, USB3, CoaXPress, ...) may however appear complex and evolving. Compressing months of development work, Sensor to Image’s IP Cores enable machine vision companies to build FPGA-based products following these standards, delivering the highest possible performance in a small footprint while minimizing development time.

工作参考设计

S2I Vision Standard IP 核解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间，并能以较小的尺寸实现一流的性能，同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑，可在 FPGA 中为您的应用留出足够的空间。

FPGA 集成 CPU

FPGA 集成 CPU（MicroBlaze、NIOS、ARM）用于视觉标准 IP 核上的一些非时间关键型控制和配置任务。此软件采用 C 语言编写，用户可自行扩展。

顶层设计

IP 核的第一个组件是顶层设计。它是外部硬件（成像器、传感器、GigE Vision、USB3 Vision 或 CXP Vision PHY）和 FPGA 内部数据处理之间的接口。我们提供该模块的 VHDL 源代码，可以针对定制硬件进行改编。

MVDK 机器视觉开发套件

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。

  • 支持 CoaXPress 主机和设备参考设计
  • 支持 GigE Vision 主机和设备参考设计
  • 支持 USB3 Vision 设备设计
  • 支持索尼 IMX 成像器界面设计
  • 支持基于英特尔和 Xilinx FPGA 的各种 Enclustra FPGA 模块

通过在列中选择，对产品进行比较
产品之间的差异突出显示为蓝色。
 
选择产品
选择产品
Ordering Information
Product code - Description
-