CoaXPress IP Core

FPGA用CoaXPress IPコア

概要
  • Compatible with AMD 7 Series (and newer) and Intel Cyclone V devices (and newer)
  • Microchip PolarFireとの暫定互換
  • コンパクト、カスタマイズ可能
  • 1Gb/sから40Gb/sを超える速度サポート
  • 実用的なリファレンスデザインが付属



比較 販売店


Sensor to Image製品
Sensor to Image製品


トップレベルデザイン

IPコアの最初のコンポーネントは、トップレベルデザインです。これが、外部ハードウェア(イメージャ、センサー、CXP PHY)とFPGA内部データ処理装置間のインターフェースとなります。このモジュールはVHDLソースコードとして提供されますので、カスタムハードウェアに合わせてユーザーが変更できます。


CoaXPress制御インターフェイス

CXP制御インターフェイスは、CXP制御チャンネルおよびCXP PHYから/へ送られる全データを送受信し、CXP仕様に従って制御チャネルを実装します。


CoaXPress用のMVDKマシンビジョン開発キット
CoaXPress用のMVDKマシンビジョン開発キット

Sensor to Image MVDK development kit is a flexible evaluation platform for machine vision applications. It supports CoaXPress host and device reference designs for various Enclustra FPGA modules with Intel and AMD FPGAs.


CoaXPress IPコアの説明

CoaXPress is a standard communication protocol for vision applications based on widely used coaxial cables. It allows easy interfacing between cameras and frame grabbers and supports the GenICam software standard. Sensor to Image offers a set of IP cores and a development framework to build FPGA-based products using the CoaXPress interface. Due to the speed of CXP, senders and receivers require a fast FPGA-based implementation of the CXP core, preferably using embedded transceivers. CXP cores are compatible with AMD 7 series devices (and higher) and Intel Cyclone V devices (and higher).


動画取り込みモジュール

リファレンスデザインのビデオ取り込みモジュールは、テストパターンジェネレータを備えたカメラをシミュレートします。このモジュールはVHDLソースコードとして提供され、ユーザーがセンサーインターフェースとカメラデザインのピクセル処理ロジックに置き換えるようになっています。


FPGA内蔵CPU

FPGA内蔵CPU (MicroBlaze、NIOS、ARM)は、CXPレシーバまたはトランスミッタコアでの非タイムクリティカルな制御およびコンフィギュレーションタスクに使用されます。このソフトウェアはC言語で書かれており、顧客が拡張することができます


実用的なリファレンスデザイン

S2IのCXP FPGAソリューションは、FPGA IPコアとともに実用的なリファレンスデザインとして提供されます。これにより、開発時間を最小限に抑え、わずかなフットプリントで最高のパフォーマンスを実現しながら、設計をカスタマイズするための十分な柔軟性が確保されます。Sensor to imageのコアはユーザのアプリケーションに必要なスペースをFPGAに確保できるようコンパクトに作られています。


CoaXPressストリーミングインターフェイス

CXPストリーミングインターフェイスは、ビデオセンサーからCXP PHYに出力される全データを受信します。CXP仕様に応じて、ストリーミングチャンネルで最高速度に達します。


カスタムコンフィギュレーション

Some parts of the design are compiled files only (for example the CXP control protocol library), while other parts are source code. The design framework comes with all the necessary design files and cores, Vivado or Quartus project files. It is configured either as a CXP camera system with an optional CMOS imager, or as an embedded CXP host (receiver). This system is used as a reference design and evaluation board. The reference design uses the AMD or Intel development tools (not in the scope of delivery).