CoaXPress IP Core

FPGA를 위한 CoaXPress IP 코어

주요 사양
  • Xilinx 7 시리즈 이상 및 Intel/Altera Cyclone V 장치 이상과 호환 가능
  • 콤팩트, 커스터마이징 가능
  • 1 Gb/s에서 40 Gb/s 이상 속도 지원
  • 작업 레퍼런스 디자인을 함께 제공



비교 구입처 안내


Sensor to Image 제품
Sensor to Image 제품


최상위 디자인

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.


CoaXPress 컨트롤 인터페이스

CXP 컨트롤 인터페이스는 CXP 컨트롤 채널과 CXP PHY의 모든 데이터를 수신 및 송신하고 CXP 사양에 따라 컨트롤 채널을 구현합니다.


CoaXPress를 위한 MVDK 머신 비전 개발 키트
CoaXPress를 위한 MVDK 머신 비전 개발 키트

Sensor to Image MVDK 개발 키트는 머신 비전 애플리케이션을 위한 유연한 평가 플랫폼입니다. 이 키트는 다양한 Enclustra FPGA 모듈(Intel 및 Xilinx FPGA 포함)을 위한 CoaXPress 호스트 및 장치 레퍼런스 디자인을 지원합니다.


CoaXPress IP 코어 설명

CoaXPress는 광범위하게 사용되는 동축 케이블을 기반으로 하는 비전 애플리케이션을 위한 표준 통신 프로토콜입니다. 이 프로토콜은 카메라와 프레임 그래버 간에 쉽게 접속할 수 있게 해주고, GenICam 소프트웨어 표준을 지원합니다. Sensor to Image에서는 CoaXPress 인터페이스를 사용하여 FPGA 기반 제품을 만들 수 있는 IP 코어 세트와 개발 프레임워크를 제공합니다. CXP의 속도 때문에 송신기와 수신기가 CXP 코어의 빠른 FPGA 기반 구현을 필요로 하는데, 내장된 트랜시버를 사용하는 것을 선호합니다. CXP 코어는 Xilinx 7 시리즈 장치 (및 그 이상) 및 Intel/Altera Cyclone V 장치 (및 그 이상)과 호환이 가능합니다.


비디오 캡처 모듈

레퍼런스 디자인의 비디오 캡처 모듈은 테스트 패턴 생성기와 함께 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되는데, 이 소스 코드는 카메라 디자인에서 센서 인터페이스 및 픽셀 처리 로직으로 교체되어야 합니다.


FPGA 통합 CPU

FPGA 통합 CPU(MicroBlaze, NIOS, ARM)는 CXP 수신기 또는 송신기 코어에서 여러 개의 급하지 않은 컨트롤과 구성 작업을 위해 사용됩니다. 이 소프트웨어는 C로 작성되었으며 고객이 확장할 수 있습니다


작업 레퍼런스 디자인

S2I의 CXP FPGA 솔루션이 FPGA IP 코어와 함께 작업 레퍼런스 디자인으로서 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 디자인을 커스터마이징징할 수 있도록 충분한 유연성을 남겨줍니다. Sensor to Image 코어는 콤팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.


CoaXPress 스트리밍 인터페이스

CXP 스트리밍 인터페이스는 비디오 센서 출력에서 CXP PHY로 가는 모든 데이터를 수신합니다. 이 인터페이스는 CXP 사양에 따라 스트리밍 채널에서 완전한 속도에 도달합니다.


사용자 지정 구성

디자인의 일부는 컴파일된 파일(예: CXP 컨트롤 프로토콜 라이브러리)이고, 다른 일부는 소스 코드입니다. 디자인 프레임워크는 모든 필요한 디자인 파일 및 코어, Vivado 또는 Quartus 프로젝트 파일을 제공합니다. 이는 옵션인 CMOS 이미저가 포함된 CXP 카메라 시스템 또는 임베디드 CXP 호스트(수신기)로 구성됩니다. 이 시스템은 레퍼런스 디자인 및 평가 보드로 사용됩니다. 레퍼런스 디자인은 Xilinx 또는 Intel/Altera 개발 도구(기본적으로 제공되지 않음)를 사용합니다.