GigE Vision Host IP Core

Der GigE Vision Host IP Core kann mehrere Datenstreams über einen einzigen Link empfangen. Dies ist nützlich für die Erfassung von Bilddaten von mehreren Kameras. Die Ausführung von Linux auf der integrierten CPU wird für diesen Anwendungsfall dringend empfohlen.

Die integrierte GigE Vision-Bibliothek des GigE Vision IP Cores kann optional als Quellcode geliefert werden. Dies ist nützlich, um die Funktionalität für selten genutzte optionale GigE Vision-Funktionen zu erweitern oder die Hardware-Anforderungen besser zuzuschneiden. Ein zusätzlicher Treiber ermöglicht die Nutzung von Linux auf dem Gerät, was beim Erfassen von Streams von mehr als einer Kamera besonders wichtig ist.

Im Lieferumfang ist der Sphinx GigE Vision-Server enthalten, der ein Software-Kamerasimulator ist. Der Sphinx GigE Vision-Server erleichtert das Erlernen des Designablaufs und zeigt, wie mit Drittanbieter-Kameras kommuniziert wird.

Ein umfassendes Software-Toolkit mit allen Funktionen für die schnelle, unkomplizierte Entwicklung von leistungsstarken Video-Anwendungen unter Nutzung minimaler CPU-Ressourcen. Es umfasst unter anderem einen Filtertreiber und eine Erfassungsbibliothek für Windows oder Linux sowie Beispielanwendungen, darunter einen Viewer, der mit GigE Vision / GenICam kompatibel ist.

GigE Vision ist ein Standard-Kommunikationsprotokoll für Vision-Anwendungen, das auf der bekannten Ethernet-Technologie basiert. Dieser Standard ermöglicht einfache Verbindungen zwischen GigE Vision-Devices und PCs, die ein Protokoll der TCP/IP-Familie ausführen. Sensor to Image bietet eine Reihe von IP-Cores und ein Entwicklungsframework für die Entwicklung von FPGA-basierten Empfängerprodukten mit GigE Vision-Schnittstelle an. Aufgrund der Geschwindigkeit von GigE Vision, insbesondere bei Geschwindigkeiten über 1 Gbit/s, benötigen Empfänger eine schnelle FPGA-basierte Implementierung des integrierten GigE-Core. Die Reihe von GigE Vision-Cores ist mit AMD-Bauteilen und Intel-Devices kompatibel.

Vollständig funktionierendes Referenzdesign: Die FPGA-Lösungen von S2I werden als eigenständiges, vollständig funktionierendes Referenzdesign geliefert, das auf einer vereinbarten gemeinsamen Plattform zusammen mit FPGA-IP-Cores ausgeführt wird. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.

Die FPGA-IP-Cores von Sensor to Image werden als vollständig funktionierende Referenzdesigns in einem FPGA Development Kit geliefert. Wir unterstützen ein breites Sortiment an Standardkits von AMD, Intel und Microchip.

Um die Funktionalität der verschiedenen Referenzkarten zu erweitern, liefern wir FMC-Karten für 1G Ethernet und 10G Ethernet mit NBaseT-Unterstützung.

Die erste Komponente des IP-Cores ist das Top-Level-Design. Dies ist eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, GigE PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.

Der GigE Packet De-Composer extrahiert die Video- und Steuerungsdaten aus dem Paketstream. Der GigE Packet De-Composer sendet alle GigE Vision-Steuerungsdaten an das CPU-System und gibt die GigE Vision-Streamingdaten als AXI-Stream aus.

Als Beispiel für die Videoverarbeitung enthält das Referenzdesign eine einfache Anzeigeeinheit oder ein Musterprüfmodul zur Veranschaulichung der Nutzung der Videostreamausgabe auf der GigE Packet De-Composer-Einheit.

Ein Design mit FPGA-integrierter CPU (MicroBlaze, NIOS, ARM, Risc V) wird für mehrere zeitunkritische Netzwerk- und Konfigurationsaufgaben verwendet. Sie implementiert außerdem das GigE Vision Control Protocol (GVCP). Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.