CoaXPress Host IP Core

Die erste Komponente des IP-Cores ist das Top-Level-Design. Dies ist eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, CXP PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.

Die CXP-Steuerungsschnittstelle sendet und empfängt alle Daten des CXP-Steuerungskanals. Die externe CXP-Kamera wird über diesen Kanal kontrolliert. Die CXP-Streamingschnittstelle empfängt alle Daten von der Kamera und gibt sie als AXI-Stream aus. Dieser Stream kann für die weitere Verarbeitung verwendet werden. Der CXP Packet De-Composer kommuniziert mit dem Controller der CXP-Transportschicht, der die Highspeed-Schnittstelle zu den FPGA-Transceivern implementiert. Für ein optimales Ressourcen-Leistungs-Verhältnis ist der IP-Core mit 32 oder 64 Bit breiten Datenpfaden erhältlich. Durch den 64-Bit-Datenpfad ist der IP-Core für CXP-25 bereit.

CoaXPress (CXP) ist ein Standard-Kommunikationsprotokoll für Vision-Anwendungen auf Basis der weit verbreiteten Koaxialkabel. Es dient als einfache Schnittstelle zwischen Kameras und Framegrabbern oder eingebetteten Prozessoren und unterstützt den Softwarestandard GenICam. Sensor to Image bietet eine Reihe von IP-Cores und ein Entwicklungsframework für die Entwicklung von FPGA-basierten Empfängern mit CoaXPress-Schnittstelle. Aufgrund der Geschwindigkeit von CXP benötigen Empfänger eine schnelle FPGA-basierte Implementierung des integrierten CXP-Core unter Verwendung von integrierten Transceivern. Der CXP-Host-Core ist mit AMD-Bauteilen und Intel-Devices kompatibel.

Vollständig funktionierendes Referenzdesign: Die FPGA-Lösungen von S2I werden als eigenständiges, vollständig funktionierendes Referenzdesign geliefert, das auf einer vereinbarten gemeinsamen Plattform zusammen mit FPGA-IP-Cores ausgeführt wird. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM, Risc V) wird für mehrere zeitunkritische Steuerungs- und Konfigurationsaufgaben mit dem CXP-Device-/Host-Core verwendet. Diese Software ist in C geschrieben und kann vom Kunden problemlos erweitert werden.

Als Beispiel für die Videoverarbeitung enthält das Referenzdesign eine einfache Anzeigeeinheit oder ein Musterprüfmodul zur Veranschaulichung der Nutzung der Videostreamausgabe auf der CXP Packet De-Composer-Einheit.

Für Glasfaserkabel ist ein separater CXP-over-Fiber Bridge IP Core erhältlich, der für größere Entfernungen, höhere Geschwindigkeiten oder rauere Umgebungen geeignet ist.

Das MVDK Development Kit von Sensor to Image ist ein flexibles Evaluierungstool für Machine-Vision-Anwendungen. Es unterstützt Referenzdesigns von CoaXPress-Hosts und -Devices für verschiedene FPGA-Module von Enclustra mit Intel- und AMD-FPGAs.

Um die Funktionalität der diversen Referenzkarten zu erweitern, haben wir FMCs (FPGA Mezzanine Cards) entwickelt, die diese zusätzlichen Schnittstellen bereitstellen. Wir liefern Karten für CXP-6- und CXP-12-fähige Hardware mit Microchip- oder Macom-Chipsätzen.