CoaXPress Host IP Core

IP 核的第一个组件是顶层设计。它是外部硬件（成像器、传感器、CXP PHY）和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码，可以针对自定义硬件进行改编。

CXP控制接口收发CXP控制通道的所有数据。外部CXP相机由该通道控制。 CXP码流接口将所有相机数据解码，并将数据作为AXI数据流输出。该数据流可供进一步处理。 CXP Packet De-Composer与CXP传输层控制器通信，实现与FPGA收发器的高速连接。IP核提供32位或64位数据通路，实现最佳资源性能比。借助64位数据通路，该IP核可以用于CXP-25。

CoaXPress (CXP)是一种基于广泛使用的同轴电缆的标准视觉应用通信协议。它可以轻松实现相机和采集卡或嵌入式处理器的交互，并支持GenICam软件标准。Sensor to Image提供一套IP核和开发框架，用于构建使用CoaXPress接口的FPGA接收器。鉴于CXP的速度，接收器需要利用嵌入式收发器快速实现基于FPGA的CXP核。CXP Host Core兼容AMD和Intel器件。

功能完备的参考设计：S2I的FPGA解决方案以功能完备的独立参考设计的形式交付，它与FPGA IP Core一起在商定的通用平台上运行。这样可以最大限度缩短开发时间，并以较小的尺寸实现一流的性能，同时足够灵活地定制设计。Sensor to Image核非常小巧，能够在FPGA中为您的应用腾出足够空间。

FPGA集成CPU（MicroBlaze、NIOS、ARM、Risc V）与CXP-Device/Host Core一起用于多种时间要求不甚严格的控制和配置任务。此软件采用C语言编写，用户可轻松自行扩展。

作为视频处理示例，参考设计附带一个简单的显示单元或模式检查器模块，演示CXP Packet De Composer单元视频流输出的用法。

单独的CXP-over-Fiber Bridge IP Core可以与光纤电缆配合，用于距离更长、速度更快或更恶劣的环境。

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。它支持 CoaXPress 主机和设备参考设计，面向基于 Intel 和 AMD FPGA 的各种 Enclustra FPGA 模块。

为了扩展各种参考板的功能，我们设计了提供额外接口的 FMC（FPGA 夹层卡）。我们为配备 Microchip 或 Macom 芯片组，且支持 CXP-6 和 CXP-12 功能的硬件提供电路板。