CoaXPress Device IP Core

IP 核的第一个组件是顶层设计。它是外部硬件（成像器、传感器、CXP PHY）和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码，可以针对自定义硬件进行改编。

参考设计的视频采集模块可模拟具有测试模式生成器的相机。此模块以VHDL源代码形式提供，必须替代为最终相机设计中的传感器接口和像素处理逻辑。

CXP 流接口接收从视频传感器输出到 CXP PHY 的所有数据。根据 CXP 规范，它在流通道上达到全速。 CXP 控制接口从 CXP 控制通道收发所有数据，从 CXP PHY 发送/接收数据，并根据 CXP 规范实现控制通道。 CXP Packet Composer将所有数据发送到CXP传输层控制器，来实现与FPGA收发器的高速连接。IP核可提供32位或64位数据通路，实现最佳资源性能比。

CoaXPress (CXP)是一种基于广泛使用的同轴电缆的标准视觉应用通信协议。它可以轻松实现相机和采集卡的交互，并支持GenICam软件标准。Sensor to Image提供一套IP核和开发框架，用于构建使用CoaXPress接口的FPGA发送器。鉴于CXP的速度，发送器需要利用嵌入式收发器快速实现基于FPGA的CXP核。CXP核兼容AMD 7器件（及更高版本）、Intel Cyclone 10器件（及更高版本）和Microchip PolarFire系列。

功能完备的参考设计：S2I的FPGA解决方案以功能完备的独立参考设计的形式交付，它与FPGA IP Core一起在商定的通用平台上运行。这样可以最大限度缩短开发时间，并以较小的尺寸实现一流的性能，同时足够灵活地定制设计。Sensor to Image核非常小巧，能够在FPGA中为您的应用腾出足够空间。

FPGA集成CPU（MicroBlaze、NIOS、ARM、Risc V）与CXP-Device/Host Core一起用于多种时间要求不甚严格的控制和配置任务。此软件采用C语言编写，用户可轻松自行扩展。

有些部分的设计仅以二进制文件形式提供（例如CXP控制协议库），有些部分则以源代码形式提供。设计框架附带所有必要的设计文件和内核、Vivado或Quartus项目文件。它配置为 CXP 相机系统，搭载可配置的测试模式发生器。该系统作为现成评估板的参考设计交付。参考设计使用AMD或Intel开发工具（不在交付范围内）。

单独的CXP-over-Fiber Bridge IP Core可以与光纤电缆配合，用于距离更长、速度更快或更恶劣的环境。

Euresys Coaxlink采集卡提供卓越支持。集成的Memento工具对于调试很有助益。

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。它支持 CoaXPress 主机和设备参考设计，面向基于 Intel 和 AMD FPGA 的各种 Enclustra FPGA 模块。

为了扩展各种参考板的功能，我们设计了提供额外接口的 FMC（FPGA 夹层卡）。我们为配备 Microchip 或 Macom 芯片组，且支持 CXP-6 和 CXP-12 功能的硬件提供电路板。