GigE Vision Device IP Core

IP 核的第一个组件是顶层设计。它是外部硬件（成像器件、传感器、GigE PHY）和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码，可以针对自定义硬件进行改编。

参考设计的视频采集模块可模拟具有测试模式生成器的相机。此模块以VHDL源代码形式提供，必须替代为最终相机设计中的传感器接口和像素处理逻辑。

帧缓冲器连接到FPGA供应商特定的内存控制器。帧缓冲器支持帧缓冲和图像组包。这一点对于实现数据包重发功能很有必要。该模块通常使用外部存储器，但也可以通过FPGA内部存储器实现有限的功能。

GigE Packet Composer生成的最终码流数据包包含GigE Vision传输层需要的所有报头。GigE Packet Composer 将所有数据发送到以太网 MAC，并实现高速 GigE Vision 流式传输协议 (GVSP)。

MAC组件连接底层的传输层和物理层。它适用于1 Gbps到10 Gbps不等的速度，并根据IEEE1588协议支持数据包戳记。

GigE Vision是一种基于众所周知的以太网技术的标准视觉应用通信协议。它轻松实现了GigE Vision设备与运行TCP/IP协议系列的PC之间的连接。Sensor to Image提供一套IP核和开发框架，用于构建使用GigE Vision接口的FPGA发送器。鉴于GigE Vision的速度，特别是在速度超过1 Gbps时，发送器需要快速实现基于FPGA的嵌入式GigE核。GigE Vision核兼容AMD 7系列器件（及更高版本）、Intel Cyclone V器件（及更高版本）和Microchip PolarFire。

功能完备的参考设计：S2I的FPGA解决方案以功能完备的独立参考设计的形式交付，它与FPGA IP Core一起在商定的通用平台上运行。这样可以最大限度缩短开发时间，并以较小的尺寸实现一流的性能，同时足够灵活地定制设计。Sensor to Image核非常小巧，能够在FPGA中为您的应用腾出足够空间。

FPGA集成CPU设计（MicroBlaze、NIOS、ARM、Risc V）用于多种时间要求不甚严格的网络和配置任务。它还实施了GigE Vision控制协议（GVCP）。此软件采用C语言编写，用户可自行扩展。

有些部分的设计仅以二进制文件形式提供（例如GigE Vision控制协议库），有些部分则以源代码形式提供。设计框架附带所有必要的设计文件和内核、Vivado或Quartus项目文件。它配置为 GigE Vision 相机系统，搭载可配置的测试模式发生器。该系统作为现成评估板的参考设计交付。参考设计使用AMD或Intel开发工具（不在交付范围内）。

GigE Vision IP Core的嵌入式GigE Vision库可以源代码的形式提供。这对于扩展很少使用的GigE Vision选配功能或更好地满足硬件要求非常有用。利用附加的驱动程序，可以在设备上使用Linux。

GigE Vision IP Core可以选择将其时基与外部IEEE1588时间源同步。这对于不额外布线的精确定时触发很有必要。如果没有外部时间源，系统本身也可以充当时间源。

GigE Vision IP Core可以支持功能强大、极其灵活的GenDC有效载荷类型。这对于传输3D应用中常用的复杂数据结构非常有用。

GigE Vision IP Core能够为GigE Vision ACTION Command提供硬件实现的解码器选项。这样可以实现低延迟、低抖动的临时触发。

GigE Vision IP Core可以通过单条链路传输多个数据流。在通过一根电缆传输来自不同数据源的不相关数据时，这项功能非常有用。

功能丰富的软件工具包，利用所提供的构建模块，能够又快又简单地设计出占用CPU资源极少的高性能视频应用程序。它还包括一个用于Windows或Linux的筛选器驱动程序和采集库，还有符合GigE Vision/GenICam标准的查看器等示例应用程序。

Sensor to Image 的 FPGA IP Core 在 FPGA 开发套件中作为行之有效的参考设计交付。我们支持 AMD、Intel 和 Microchip 的各种现成套件。

为了扩展各种参考板的功能，我们提供了支持 NBaseT 的 1G 以太网和 10G 以太网的 FMC 卡。