GigE Vision IP Core

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, GigE PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.

프레임 버퍼는 FPGA 공급업체별 메모리 컨트롤러와 인터페이스합니다. 프레임버퍼를 사용하여 프레임 버퍼링 및 이미지 패키팅을 할 수 있습니다. 이는 패킷 재전송 기능을 구현하는 데 필요합니다. 이 모듈은 일반적으로 외부 메모리를 사용하지만 FPGA의 내부 메모리에 의해 제한된 기능으로 실현될 수도 있습니다.

설계의 일부는 바이너리 파일(예: GigE Vision 제어 프로토콜 라이브러리)로만 제공되고, 다른 일부는 소스 코드로 제공됩니다. 설계 프레임워크는 모든 필요한 설계 파일 및 코어, Vivado 또는 Quartus 프로젝트 파일을 제공합니다. 이는 구성 가능한 테스트 패턴 생성기를 갖춘 GigE Vision 카메라 시스템으로 구성됩니다. 이 시스템은 기성 평가 보드를 위한 참조 설계로 제공됩니다. 참조 설계는 AMD 또는 Intel 개발 도구(제공 범위에 포함되지 않음)를 사용합니다.

GigE Vision은 잘 알려진 이더넷 기술을 기반으로 하는 비전 애플리케이션을 위한 표준 통신 프로토콜입니다. 이 프로토콜을 이용하면 GigE Vision 장치와 TCP/IP 프로토콜 군을 실행하는 PC 간에 쉽게 접속할 수 있습니다. Sensor to Image는 GigE Vision 인터페이스를 사용하여 FPGA 기반 송신기 제품을 구축할 수 있는 IP 코어 세트와 개발 프레임워크를 제공합니다. GigE Vision의 속도, 특히 1Gbps 이상의 속도 때문에 발신자는 임베디드 GigE 코어의 빠른 FPGA 기반 구현이 필요합니다. GigE Vision 코어 세트는 AMD 7 시리즈 이상의 장치, Intel Cyclone V 이상의 장치 및 Microchip PolarFire와 호환됩니다.

참조 설계의 비디오 캡처 모듈은 테스트 패턴 생성기와 함께 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되며, 이는 최종 카메라 설계에서 센서 인터페이스와 픽셀 처리 로직으로 대체해야 합니다.

GigE Packet Composer는 GigE Vision 전송 레이어에 필요한 모든 헤더가 포함된 최종 스트림 패킷을 만듭니다. GigE Packet Composer는 모든 데이터를 이더넷 MAC으로 전송하고 고속 GigE Vision Streaming Protocol(GVSP)을 구현합니다.

Sensor-to-Image의 FPGA IP Core는 FPGA 개발 키트에서 완벽하게 작동하는 참조 설계로 제공됩니다. 당사는 AMD, Intel 및 Microchip의 다양한 기성 키트를 지원합니다.

완벽하게 작동하는 참조 설계: S2I의 FPGA 솔루션은 FPGA IP Core와 함께 합의된 공통 플랫폼에서 실행되는 독립형, 완전한 기능을 갖춘 참조 설계로 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 설계를 맞춤화할 수 있도록 충분한 유연성을 남겨줍니다. Sensor-to-Image 코어는 컴팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.

최소한의 CPU 리소스를 사용하는 고성능 비디오 애플리케이션을 빠르고 쉽게 설계할 수 있는 빌딩 블록을 제공하는 기능이 풍부한 소프트웨어 도구 키트입니다. 여기에는 GigE Vision/GenICam 호환 뷰어를 포함한 샘플 애플리케이션과 함께 Windows 또는 Linux용 필터 드라이버 및 캡처 라이브러리도 포함되어 있습니다.

FPGA 통합 CPU(MicroBlaze, NIOS, ARM)는 급하지 않은 네트워크 및 구성 작업에 사용되며 GigE Vision 컨트롤 프로토콜(GVCP)을 실행합니다. 이 소프트웨어는 C로 작성되었으며 고객이 확장할 수 있습니다.