주요 사양

  • FPGA 디자인 키트를 통해 설계 및 FPGA 코드를 Coaxlink 보드에 업로드 가능
  • Xilinx Vivado 개발 툴에 의해 지원됨
  • Coaxlink Octo 및 Coaxlink Quad CXP-12와 호환 가능: 70%의 Xilinx Kintex Ultrascale XCKU035 FPGA 자원 이용 가능
  • CoaXPress 카메라 픽셀 스트림, 온보드 DDR4 메모리, PCIe Gen3 연결 능력에 액세스
  • Memento 이벤트 로그 메시징

CustomLogic 무엇입니까?

CustomLogic 설계를 가능하게 하고 FPGA 코드를 Coaxlink 보드에 업로드할 있도록 하는 FPGA 설계 키트이며, Coaxlink Quad CXP-12 호환됩니다. 최대 70% Xilinx Kintex Ultrascale XCKU035 FPGA 자원이 이용 가능합니다. 설계 단계에서 Xilinx Vivado 개발 ( 툴은 제공되지 않음) 사용합니다. 


 

데이터(픽셀) 스트림 인터페이스

데이터 스트림 인터페이스는 AMBA AXI4-Stream 프로토콜에 기반합니다. 소스 측에서, 인터페이스는 CoaXPress 장치(: CoaXPress 카메라)로부터 캡처한 이미지와 함께 로직을 사용자에게 제공합니다. 대상 측에서, 데이터 스트림 인터페이스는 사용자 로직에 의해 생성된 결과 이미지/데이터를 PCI Express DMA 백엔드 채널로 전송합니다. 


CustomLogic.png

DDR4 메모리 인터페이스

DDR4 메모리 인터페이스는 AMBA AXI4 프로토콜에 기반합니다. 
 

MEMEMTO 이벤트 인터페이스

Memento 이벤트 인터페이스를 통해 사용자 로직은 타임 스탬프가 있는 이벤트를 정밀도 1 μs Memento 로깅 툴에 전송할 있습니다. 타임스탬프가 있는 이벤트와 더불어 개의 32비트 인수가 Memento에서 보고됩니다. 
 

컨트롤/상태 인터페이스

컨트롤/상태 인터페이스는 사용자가 Coaxlink Driver API 통해 사용자 로직 내에서 레지스터를 읽고 있게 합니다. 
 

참조 설계

Coaxlink CustomLogic SDK에는 템플릿으로 사용할 참조 설계가 함께 제공됩니다. 참조 설계는 모든 인터페이스를 사용할 있도록 사용자에게 노출합니다. 이는 다음과 같은 기능 블럭 다이어그램을 갖는 Xilinx vivado 프로젝트입니다. 






 

디버깅

CustomLogic 사용하기 위해 어떠한 추가적인 하드웨어도 필요치 않습니다. 별매품인 Coaxlink 3613 JTAG Adapter Xilinx 이용하면 디버깅 목적으로 Xilinx 프로그래머를 Coaxlink FPGA 연결할 있습니다.

EURESYS CUSTOMLOGIC 대해 자세히 알아보기





CustomLogic 호환되는 EURESYS 제품