视觉标准IP核
GigE Vision、USB3 Vision、CoaXPress。
特性速览：
- 兼容AMD、Intel和Microchip Polarfire FPGA
- 外形小巧，支持定制
- 作为行之有效的参考设计提供
产品![]()
IP 核
IP 核的概念
在 FPGA 开发领域，IP 核广泛用于将经过验证的功能模块整合到设计中。
它们缩短了开发时间，提高了设计质量，尤其在复杂设计中作用显著。Sensor to Image 的 IP 核适用于 GigE Vision、USB3 Vision 和 CoaXPress 传输层以及 SubLVDS 和 MIPI-CSI2 传感器接口，助力客户自行构建视觉组件。在典型的器件设计中，涉及到使用多个功能块以及 FPGA 供应商提供的 IP 核。这种架构可能比较复杂，因此开发人员需要精通 FPGA 和固件知识。为便于集成 Sensor to Image 的 IP 核，我们始终秉持提供全功能参考设计的理念，确保评估平台与目标平台高度契合。这样的参考设计有助于加快集成速度，降低开发成本。
了解我们的 IP 核
传感器IP核
适用于Sony Pregius Sub-LVDS和MIPI CSI-2图像传感器的IP核
特性速览：
- 图像传感器数据解串和解码
- 用于传感器配置的软件库
- 兼容AMD FPGA
- 作为行之有效的参考设计提供，助力快速开发