GigE Vision IP Core

用于 FPGA 的 GigE Vision IP 核

特性一览
  • 兼容 Xilinx 7 系列(以及更高版本)和英特尔 (Altera) Cyclone V 设备(以及更高版本)
  • 紧凑、可定制
  • 支持从 100 Mb/s 到 10 Gb/s 以上的速度
  • 提供全功能参考设计



比较 购买地点


Sensor to image产品
Sensor to image产品


顶层设计

IP 核的第一个组件是顶层设计。它是外部硬件(成像器件、传感器、GigE PHY)和 FPGA 内部数据处理之间的接口。我们提供此模块的 VHDL 源代码,可以针对自定义硬件进行改编。


帧缓冲区

帧缓冲区核连接到 FPGA 供应商特定的内存控制器。帧缓冲区允许帧缓冲和图像分区。这对于实现数据包重发功能必不可少。


自定义配置

一部分设计仅以编译文件提供(例如 GigE Vision 控制协议库),而其他部分以源代码形式提供。设计框架附带所有必要的设计文件和内核、Vivado 或 Quartus 项目文件。它可配置为带选用 CMOS 成像器的 GigE Vision 相机系统,或者作为嵌入式 GigE Vision 主机(接收器)。此系统可作为参考设计和评估板使用。参考设计使用 Xilinx 或英特尔/Altera 开发工具(不在交付范围内)。


GigE Vision IP 核描述

GigE Vision 是一种标准视觉应用通信协议,基于众所周知的以太网技术。它轻松实现了 GigE Vision 设备与运行 TCP/IP 协议系列的 PC 之间的连接。Sensor to Image 提供一套 IP 核和开发框架,用于构建使用 GigE Vision 接口的 FPGA 产品。鉴于 GigE Vision 的速度,特别是在高于 1 GB/s 时,发送器和接收器需要基于 FPGA 快速实现嵌入式 GigE 核。GigE Vision 核兼容 Xilinx 7 系列(以及更高版本)和英特尔/Altera Cyclone V 设备(以及更高版本)。


视频采集模块

参考设计的视频采集模块可模拟具有测试图案生成器的相机。此模块以 VHDL 源代码形式提供,须由相机设计中的传感器接口和像素处理逻辑代替。


GigE 数据包组包器

GigE 数据包组包器将所有数据发送到以太网 MAC,并实现高速 GigE Vision 流传输协议 (GVSP)。


用于 GigE Vision 的 MVDK 机器视觉开发套件
用于 GigE Vision 的 MVDK 机器视觉开发套件

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。它支持 GigE Vision 主机和设备参考设计,面向基于英特尔和 Xilinx FPGA 的各种 Enclustra FPGA 模块。


工作参考设计

S2I GigE Vision FPGA 解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间,并能以较小的尺寸实现一流的性能,同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑,可在 FPGA 中为您的应用留出足够的空间。


包含Sphinx SDK
包含Sphinx SDK

功能丰富的软件工具包,提供所需的构建模块,以便快速轻松地设计出占用最少CPU资源的高性能视频应用程序。

  • 过滤Windows驱动程序和采集库
  • 示例应用程序,包括GigE Vision / GenICam兼容查看器


FPGA 集成 CPU

FPGA 集成 CPU(MicroBlaze、NIOS、ARM)用于一些非时间关键型网络和配置任务,并运行 GigE Vision 控制协议 (GVCP)。此软件采用 C 语言编写,用户可自行扩展。